Arquitectura de Redes de Interconexión TST y de Memoria Compartida: Funcionamiento y Características

Red de Interconexión TST con Conmutación de Circuitos

Representación gráfica y proceso de conmutación:

La arquitectura de una Red de Interconexión TST (Time-Space-Time) se compone de etapas temporales y una etapa espacial. El proceso de conmutación en una red TST se describe a continuación:

• Etapa Espacial: Esta etapa es responsable del intercambio entre las N/n líneas MIC (Multiplexación por División en el Tiempo) de entrada y salida. La configuración de los puntos de cruce en esta etapa varía en cada una de las k ranuras temporales.
• Selección de Ranura: Para realizar la conmutación, se selecciona una ranura temporal libre de entre las k disponibles. Esta ranura debe permitir el enrutamiento entre las líneas MIC de entrada y salida deseadas.
• Bloqueo: Si no existe una ranura libre que cumpla con los requisitos, se produce un bloqueo entre las etapas temporales. Además, si k < n, también puede ocurrir un bloqueo en la etapa temporal de entrada.
• Red sin Bloqueo: Una red de conmutación TST se considera sin bloqueo si k ≥ 2n - 1.

Red de Interconexión de Memoria Compartida en Conmutadores de Paquetes

Manejo del Bloqueo de Cabecera de Línea (HOL Blocking):

El bloqueo HOL (Head-of-Line Blocking) es un fenómeno que ocurre cuando las celdas en una cola no pueden alcanzar un puerto de salida libre debido a que otras celdas, que están delante en la cola, no pueden ser transmitidas. Este problema reduce significativamente el throughput de la arquitectura.

Funcionamiento de la Arquitectura de Memoria Compartida:

• Acceso a Memoria Común: Todos los puertos de entrada y salida tienen acceso a una memoria compartida.
• Multiplexación: Las celdas de los puertos de entrada se multiplexan en un único flujo que alimenta la memoria compartida.
• Almacenamiento y Extracción: En cada ranura temporal, todos los puertos de entrada almacenan sus celdas y todos los puertos de salida extraen las suyas de la memoria.
• Colas Lógicas: Internamente, la memoria organiza las celdas en colas lógicas separadas, una para cada puerto de salida.
• Flujo de Salida: El flujo de celdas de salida se genera extrayendo las celdas que están al frente de las colas (HOL).
• Demultiplexación: Este flujo se demultiplexa y se transmite a través de cada una de las líneas de salida.

Rendimiento: Un conmutador con arquitectura de memoria compartida se comporta, en términos de rendimiento, de manera similar a un conmutador con memoria a la salida, logrando el mismo throughput y retardo.